4年前，半导体行业面临着一个危机。正当集成电路的设计标准向0.25微米以下发展时，业内人士就意识到了在3年或更短的时间内，当IC达到0.13微米的时候，将会遇到一个技术的屏障，如果不能突破的话，会严重影响正在改变全球生活的信息时代的发展速度。
在半导体产业诞生以来的大部分时间里，人们一直采用铝材料制造集成电路中的微连线或配线。然而在0.13微米的设计标准中，由铝微连线制造的器件开始在可靠性方面出现问题。惟一的解决办法就是牺牲器件的性能。大家都知道，半导体设计标准不断变小的目的之一就是提高器件的性能，而铝线已经开始成为技术革新的绊脚石。尽管数年前人们就已经知道铜材料在导电方面要优于铝，但在将铜应用于半导体微连线的制造之前，还需要克服一些技术性挑战。
迎接挑战
IBM最早认识到了这一问题的严重性，同时也意识到了开发出铜淀积工艺的紧迫性。他们最初的尝试是负铜离子工艺，但此次尝试证明了铜蚀刻并不是可行的制造方法。紧接着，IBM公司又开发出了铜/双Damascene工艺，在理论上实现了采用铜微连线制造芯片。这些芯片在速度、功耗和制造成本等方面显著优越于铝材料芯片。最令人振奋的是，铜微连线的应用重新为更小化的设计标准开辟了道路。IBM深知成功应用双Damascene工艺的关键之处是要有一个高产能、高可靠性的铜电化淀积系统，于是IBM开始与诺发公司(Novellus System)，业界领先的半导体淀积技术的供应商合作。1998年6月，诺发公司成功地推出了SABRE Electrofill统，业内第一个用于生产铜线芯片的设备。
在诺发公司和IBM提出铜/双Damascene微连线概念时，许多业内人士均对该项新技术的需求及生存能力产生质疑。而过去的4年却让他们改变了看法。当铜处理工艺已成为半导体生产的主流时，那些当初对此持怀疑态度的业内人士却开始竭尽所能地在铜市场上抢占领地。
消费者受益
铜材料器件迅速得到普及，利用它所开发的新型便携式消费电子产品体积变得更小，速度更快，功能更强，同时功耗也更低。回顾一下过去4年中发生在笔记本电脑和手机上的变化：体积、功能及电池寿命的变化就可见一斑。
长期以来，铜/双Damascene工艺为消费者提供了功能更强大，而价格又合理的电子产品。由于铜在导电方面具备卓越的性能，采用铜微连线的器件在层数上只需达到采用铝微连线时的一半就可以实现相同的功能。因此，当铜技术的双Damascene工艺日趋成熟达到相当的水平时，采用铜微连线的器件将会主宰半导体行业。据预测，到2004年，大多数逻辑设备都会采用铜微连线制造。而当铜的成本达到合理的价位时，存储设备，诸如DRAM(动态随机存取存储器)，也将会紧随其后。
开拓市场空间
铜/双Damascene工艺的普遍采用极大地改变了半导体市场，并为那些生产铜电镀和绝缘体淀积设备的公司以及其他半导体设备公司创造了新的增长机会。随着铜电镀技术日臻完善，双Damascene工艺为其他技术提供了新的应用。例如，用于消除淀积后剩余铜化学机械磨平(CMP)，以及用于淀积阻挡层和播种层的物理汽相淀积(PVD)。同时，这一因素也促使一直处于领先地位的铝工艺去寻找新的市场机会。真正的赢家是那些在半导体制造技术转变的初期，就抓住了新机会的公司。
自1998年6月以来，诺发公司就受益于其铜技术的成功，收入已翻了一倍多。目前制造业中所使用的大多数铜电镀工具均来自于诺发公司，使得诺发公司拥有了绝大部分的市场份额。在世界排名前10名的半导体公司中，有9家都采用了诺发的SABRE系统来制造高级逻辑设备，包括微处理器和数字信号处理器(DSP)。
迄今为止，已有超过1500百万只晶片运行在诺发公司的SABRE系统上。为了满足不断增长的需求，诺发又增开了制造工厂，专门生产PECVD和制造高级铜双Damascene结构所需的电镀填充设备。当此项技术成为主流的时候，由于较低生产成本和提高产量所带来的经济利益，将使得内存制造厂商也加入铜微连线的生产行列。
成为主流
显然，铜微连线的采用对电子行业产生了深远的影响，使得业界得以开发出功能更强大、更轻便、更便宜的电子产品，而且这些产品在全球范围内的产量正在不断攀升。此外，与铝材料不同，作为导体原材料，铜将在未来的发展中证明其相当可观的可扩展性。
目前，从设计角度来看，最先进的生产设备应该是在0.13微米。德州仪器公司(TI)已经开发出了90纳米的工艺。在诺发公司的客户整合中心(CIC)里，经过研发人员的努力，用最优化的铜淀积工具，成功完成了65纳米水平以下的铜电镀集成，德州仪器公司(TI)和诺发公司所取得的成果证明了铜微连线在未来几代工艺发展中的可扩展性。
每个制造厂都有着独特的半导体制造工艺，以及优化的产品性能，使其保持竞争优势。在意识到了支持客户个别需求的重要性之后，诺发公司创建了其客户整合中心CIC，该中心和客户以及一些设备供应商一起紧密合作，根据客户不同的制造工艺要求解决铜和低K值绝缘体的整合问题，同时力争每个工艺单元达到完美。这种根据客户需求的定制方法为半导体行业带来了相当可观的利润，它使得每个公司都可以根据特定的需求优化其铜微连线工艺，而不需要仅依赖于一个统一的解决方案。换而言之，诺发公司提供的铜微连线集成方法使得每个客户都能保持最佳的竞争优势，并与竞争对手形成区别。在成功实现了用CIC帮助客户解决各种铜淀积电化学问题和缺陷的挑战之后，诺发现在正致力于在CIC建设同样水平的专门技术，来解决低K值绝缘材料与铜整合的问题。
在引导半导体行业进入铜线时代的进程中，诺发公司扮演了关键的角色，并且这种主导地位使公司在铜电镀市场上受益非浅。然而，诺发公司也意识到了铜电镀技术仅仅是全部双Damascene铜微连线技术的一部分。下一步要做的工作是推出高产出、低K值的绝缘体工艺，以及双Damas-cene制造所需要的其它补充工艺，并将其成功地与铜电镀技术整合。
通过工艺整合优化性能
利用双Damascene铜微连线实现最理想的器件性能关键取决于降低金属导体的电阻，并减小金属线之间绝缘体或绝缘材料的电容。它也取决于如何成功地将这些材料整合到产品化的双Damascene薄膜堆栈中。
从长远角度来看，尽管这种方法将会比传统的铝结构制造成本要低，但开发起来仍需要面临挑战，因为它需要新的工艺(如电化学淀积)；由此产生的新缺陷也需要去识别、分析并清除；需要采用新型的绝缘材料；需要仔细的将极薄的薄膜堆栈进行整合，以确保最佳的可制造性、器件性能和可靠性等。
另外，双Damascene需要新的制造工艺。在铝材料为基础的结构中，通过淀积金属、腐蚀多余的金属来形成电路。但在双Damascene结构中，电路板先被腐蚀成绝缘材料，然后阻隔、播种和铜薄膜被淀积到蚀刻的槽中。多余的材料通过CMP技术进行处理，表面清理干净了之后，对下一个导电层重复上述过程。
要想成功地将这些不同的工艺过程集成到一个芯片中，需要彻底理解每一个工艺的流程以及和其他工艺流程之间的互相作用、相互影响。在各种淀积过程和最后的封装过程中，器件经受着相当程度的机械压力和热压。其中任何一个环节引起的损伤都可能破坏器件的绝缘层以导致性能的降低。例如，热压就能引起诸如空的淀积铜层或分层(电镀层之间剥离开)等致命的缺点，这些缺点将会影响器件的可靠性或降低器件的整体性能。
新的低K值绝缘材料也会带来新的挑战。用这些材料构建的堆栈往往比高K值材料的堆栈更加柔弱。薄膜的K值越低，薄膜就越柔软，就越难整合在一起。行业面临的挑战之一是如何达到薄膜K值与硬度的最佳组合。例如，诺发公司就曾经推出CORAL薄膜系列，从而成功实现了最佳组合，受到业界的广泛好评。由于CORAL薄膜优秀的合成品质，现已被业界广泛应用。
另外，向蚀刻槽中淀积各种薄膜的电化学技术也需要控制。完全整合的失败，或者形成双Damascene堆栈的某个环节出现失误都将导致收益的严重降低以及引起器件稳定性问题。
低K值的挑战
当业内意识到铜微连线的性能必须进行优化，并需要一个可行的低K值绝缘体时，对最优化的低K值方法还没有达成一致意见，而且薄膜整合也面临相当严峻的挑战。低K值薄膜合成技术领域问题已经在《国际半导体技术发展蓝图(ITRS)》上有多篇讨论。早在1997年，ITRS就预测到2003年，将开发出K值在1.5的高质量产品。现在，距离这一目标的实现还不到一年，业内专家正致力于2.6-3.0范围合成材料的研发。事实上，在开发低K值绝缘薄膜产品方面，已经比当初1998年ITRS设定的目标落后了6年，开发难度由此可见一斑。
目前，至少有4种不同的方法为各类公司所采用，这4种方法涉及到了不同的材料和淀积工艺。当没有哪一方有明显的优势时，诺发公司的CORAL薄膜已在竞争中获得明显的领先地位。和其他产品相比，该薄膜在任何K值条件下均比其他产品要坚硬一些，使其更加容易刻蚀和合成。
未来
半导体行业所经历的4年是喧嚣的。尽管出现过两次严峻的行业低迷时期和最初的业内怀疑时间，诺发公司及其在Damascus联盟中的合作伙伴，以及富有前瞻性的客户已经通过渐成主流的双Damascene铜处理工艺过程成功地完成了半导体制造业的转型。对于半导体和半导体设备行业，这意味着新的增长机会。对于最终用户，它意味着出现了更多新型电子器件，改变着我们沟通、工作和娱乐的方式。
今后，将会有其它更另人振奋的半导体技术和功能被开发出来。一旦铜的能量得到了充分的应用，铜导体将会使下一代产品功能更强大、更节约能源，而且还会出现更便宜的通信、计算机和消费电子产品。这将极大地提高生产力，并提高人们的生活品质。
名词注解
*Chemical Mechanical
Polishing(CMP)：是用浆和垫板将晶片表面变平的工艺。简单的说，CMP一个晶片就类似于用一个轨道磨砂机将餐桌打磨得更精细。
*Interconnects(微连线)：是嵌入到绝缘膜层的金属线，将一个集成电路上的数百万个晶体管连接在一起。
*Copper Damascene/Dual
Damascene：是将电缆沟刻蚀在绝缘材料中的工艺，铜被填充到电缆沟内并且被磨光。这样导电材料就只能存在于电缆沟内。
*k ＆#118alue the dielectric constant(绝缘体常量k值)：是某个绝缘层或者全部膜层堆栈的电容度量值。
*Dielectrics(绝缘体)：是绝缘材料，用于集成电路上的绝缘。通常所用的材料包括二氧化硅或氮化硅等。
以上信息仅供参考
